Cada GPU, NIC y unidad NVMe se nutre del mismo conjunto finito de líneas de la CPU, y ese conjunto es más pequeño de lo que admiten la mayoría de las herramientas de configuración. Una sola GPU Gen5 x16 ocupa por sí sola las 16 líneas de una ranura de ancho completo; un chip AM5 convencional solo dispone, de entrada, de 24 líneas Gen5 utilizables. Si se añaden una segunda unidad, una NIC rápida y un dispositivo de captura, el presupuesto de líneas se agota antes incluso de que entre en juego el chipset. Esta guía desglosa el ancho de banda de Gen5 frente a Gen6, por qué las líneas que pasan por el chipset se comportan de forma distinta a las directas de la CPU, cómo divide realmente una ranura la bifurcación y dónde pierden dinero los compradores del Reino Unido con presupuestos de líneas que nunca iban a funcionar.
View the data behind this chart
| PCIe Gen5 | PCIe Gen6 | |
|---|---|---|
| Ancho de banda por línea | GB/s4 | GB/s8 |
| Ancho de banda del enlace x16 | GB/s64 | GB/s128 |
Líneas PCIe: la autopista finita detrás de cada ranura
Una línea PCIe es una ruta de datos bidireccional entre un dispositivo y la CPU o el chipset, con pares de transmisión y recepción independientes. Los dispositivos solicitan un ancho —x1, x4, x8 o x16— y las ranuras o los conectores M.2 son simplemente agrupaciones eléctricas de estas líneas: una ranura x16 son 16 líneas cableadas juntas y un zócalo M.2 x4, cuatro. El número de líneas que puede suministrar una CPU está fijado en el silicio; no es algo que un fabricante de placas base pueda ampliar imprimiendo ranuras adicionales en la PCB.
Esa cifra fija es la verdadera limitación detrás de las ofertas de configuración fallidas. Las CPU de sobremesa convencionales suelen ofrecer 20–24 líneas directas, mientras que las plataformas de estación de trabajo de gama alta y HEDT (como AMD Threadripper PRO o la serie Intel Xeon W-3500) y los procesadores de servidor monosocket suelen ofrecer aproximadamente de 80 a 128 líneas directas. Una vez descontadas de ese presupuesto todas las GPU, NIC y unidades de una hoja de configuración, a menudo no queda nada, y es justo ahí donde los compradores del Reino Unido descubren que una oferta no cuadra. Confirma siempre el número exacto de líneas del modelo concreto de CPU en la página de especificaciones del propio fabricante, ya que las cifras varían entre chips por lo demás similares de la misma generación.
Ancho de banda por generación: Gen5 y Gen6
Cada generación de PCIe duplica aproximadamente la velocidad de transferencia bruta por línea. PCIe Gen5 funciona a 32 GT/s por línea, lo que equivale a unos 4 GB/s por línea en cada sentido; por tanto, una ranura Gen5 x16 transporta aproximadamente 64 GB/s en cada sentido. Gen6 vuelve a duplicarla hasta 64 GT/s por línea, o unos 8 GB/s por línea, lo que sitúa una ranura Gen6 x16 completa en aproximadamente 128 GB/s en cada sentido.
Como cada generación duplica la velocidad por línea de la anterior, una conexión Gen5 x8 acaba siendo aproximadamente tan rápida como una conexión Gen4 x16: exactamente el mismo ancho de banda total a través de la mitad de líneas físicas. Por eso el número de líneas por sí solo es un mal indicador del rendimiento real: lo que importa es el número de líneas multiplicado por la generación.
- •PCIe Gen5: 32 GT/s por línea ≈ 4 GB/s por línea; ranura x16 ≈ 64 GB/s por sentido
- •PCIe Gen6: 64 GT/s por línea ≈ 8 GB/s por línea; ranura x16 ≈ 128 GB/s por sentido
- •Gen5 x8 equivale aproximadamente en ancho de banda a Gen4 x16
Líneas directas de la CPU frente a líneas del chipset: por qué importa dónde están
No todas las líneas son iguales. Las líneas conectadas directamente a la CPU ofrecen menor latencia y no dependen del enlace ascendente compartido del chipset. Las líneas que pasan por el chipset (PCH) se gestionan por separado y quedan detrás de un enlace ascendente compartido con la CPU, de modo que varios dispositivos conectados a través del chipset compiten por el mismo canal finito hacia el procesador, aunque cada ranura individual pueda parecer totalmente especificada por sí sola.
La plataforma AM5 de AMD ilustra esta división: una fuente indica que la CPU proporciona 24 líneas Gen5 utilizables para dispositivos conectados directamente, más otras 4 líneas Gen4 dedicadas exclusivamente al enlace con el chipset. Cuando varios dispositivos compiten por un número limitado de líneas de la CPU, o comparten ese enlace ascendente del chipset, el rendimiento puede caer por simple contención de ancho de banda, no por un fallo del componente individual.
La regla práctica: coloca la GPU y la unidad NVMe principal, sensible a la latencia, en líneas directas de la CPU siempre que la placa lo permita. El almacenamiento secundario y la mayoría de las tarjetas de red avanzadas pueden tolerar el enlace del chipset, pero solo después de comprobar la demanda combinada de todo lo que comparte ese enlace ascendente.
Bifurcación: dividir una ranura en varias
La bifurcación es la división lógica de una ranura PCI Express en varios enlaces independientes, de modo que varios dispositivos pueden compartir un único conector: reparte las líneas ya presentes en una ranura según las necesidades de los dispositivos, en lugar de añadir líneas nuevas. Una ranura x16 bifurcada típica puede funcionar en modo x8/x8 o dividirse aún más en x4/x4/x4/x4.
Se utiliza habitualmente para varias GPU, SSD NVMe o tarjetas de red que comparten una misma ranura física, pero depende por completo del soporte de la placa base y, lo que es crucial, la propia CPU debe admitir la división de líneas para que el modo funcione. Un ejemplo concreto de adaptador para dos unidades NVMe requiere bifurcación x4/x4 en una ranura x8 simplemente para funcionar; sin ese ajuste activado en la BIOS, la segunda unidad es invisible para el sistema, independientemente de cómo esté instalada la tarjeta.
El soporte no es universal, y no siempre está disponible aunque el silicio técnicamente lo permita. Antes de comprar una tarjeta portadora NVMe o un riser multi-GPU que dependan de la bifurcación, consulta expresamente en el manual de la placa base los modos exactos que ofrece en esa ranura concreta; nunca des por hecho que una ranura x16 puede dividirse solo porque la CPU tenga, en teoría, líneas suficientes.
Ejemplos prácticos: dónde se agota el presupuesto de líneas
Tomemos una configuración AM5 con 24 líneas Gen5 utilizables directas de la CPU. Una sola GPU Gen5 x16 consume 16 de ellas, y quedan 8. Una unidad NVMe principal conectada directamente a la CPU a x4 ocupa otras 4, y solo quedan 4 líneas directas de la CPU libres: apenas suficientes para una segunda unidad, y sin nada sobrante para una NIC dedicada con cableado directo a la CPU. Todo lo demás tiene que pasar por el enlace independiente de 4 líneas Gen4 de la plataforma con el chipset, compartiendo su ancho de banda con todo lo demás conectado al chipset.
Este es exactamente el escenario en el que se caen las ofertas en el Reino Unido: una especificación de chasis o backplane que incluye una GPU, dos unidades NVMe, una NIC y una tarjeta capturadora puede parecer completa sobre el papel mientras da por hecho, sin advertirlo, un presupuesto de líneas que la plataforma en realidad no tiene. Las plataformas HEDT y de clase estación de trabajo, con 80 líneas o más disponibles directamente desde la CPU, esquivan este problema casi por completo, y por eso las configuraciones que necesitan simultáneamente varios aceleradores GPU de alto rendimiento o múltiples SSD NVMe rápidos suelen basarse en esa clase de hardware y no en silicio de sobremesa convencional.
View the data behind this chart
| Layer | Detail |
|---|---|
| Líneas directas de la CPU | 24 líneas PCIe Gen5 utilizables |
| Enlace con el chipset | 4 líneas PCIe Gen4 hacia el chipset |
Cuellos de botella habituales y cómo evitarlos
La mayoría de las quejas de rendimiento relacionadas con PCIe se deben a uno de un puñado de errores evitables, más que a un componente realmente averiado.
- •Dar por hecho que todas las ranuras M.2 de una placa funcionan a la velocidad plena de conexión directa a la CPU: muchas están cableadas a través del chipset y comparten el ancho de banda de su enlace ascendente con otros puertos.
- •Comprar una tarjeta portadora NVMe o un riser multi-GPU que dependan de la bifurcación sin confirmar que la BIOS ofrece realmente el modo x4/x4/x4/x4 o x8/x8 necesario para esa ranura concreta.
- •Olvidar que la propia CPU debe admitir la división de líneas: que una placa enumere opciones de bifurcación no garantiza que todas las CPU compatibles con el zócalo puedan utilizarlas.
- •Ignorar la contención del ancho de banda compartido del chipset: acumular una NIC rápida, una tarjeta capturadora y una segunda unidad NVMe en líneas del chipset puede superar en conjunto lo que ese enlace ascendente compartido es capaz de transportar, aunque la especificación de la ranura de cada dispositivo parezca correcta.
- •Tratar una placa con la etiqueta Gen6 como una mejora de rendimiento automática en lugar de como un elemento de validación de plataforma, dadas las mayores exigencias de integridad de señal de Gen6.
Consejos de compra en el Reino Unido: la planificación de líneas como control de costes
Para los compradores del Reino Unido, el problema práctico es que las ofertas de servidores y estaciones de trabajo pueden fallar cuando la combinación solicitada de GPU, NIC y unidades NVMe supera el presupuesto real de líneas directas de la CPU de la plataforma, o requiere un modo de bifurcación que la placa base simplemente no ofrece. Esto es especialmente relevante en las compras a través del canal en el Reino Unido, donde un proveedor puede ofertar una combinación de chasis, backplane o riser sin mostrar el mapa de líneas, por lo que el comprador debería solicitar la topología PCIe exacta y los ajustes de bifurcación antes de hacer el pedido, no después.
La cuestión relevante desde el punto de vista comercial no suele ser el precio de catálogo de la GPU o del SSD, sino el coste de pasar a otra placa base, otra CPU u otro fabric de conmutación PCIe para que, de entrada, la configuración solicitada sea físicamente posible. Analizar la asignación de líneas antes de pedir una oferta —con herramientas como la planificación de configuración de servidores o configuradores específicos de cada fabricante, como el configurador de servidores Dell, el configurador de servidores HPE o el configurador de servidores Lenovo— permite detectar estos conflictos antes de pedir el hardware.
PCIe Gen6 utiliza señalización PAM4 para elevar de nuevo la velocidad por línea y está orientado a fabrics de IA/ML, HPC, nube y centros de datos por ese ancho de banda adicional y por su enfoque en la previsibilidad a nivel de sistema. Los equipos del Reino Unido deberían tratar Gen6 como un elemento de validación de plataforma de cara al futuro —el soporte de la BIOS y la cualificación de la placa importarán más que el número bruto de ranuras— y no como una actualización automática que se instala sin más. Cuando la propia escasez de líneas es el verdadero límite, algunos compradores del Reino Unido ya están estudiando Compute Express Link (CXL) y PCIe 6 con pooling de memoria CXL como vías paralelas hacia un ancho de banda compartido sin limitarse a añadir más ranuras físicas.
Fuentes
Todas las cifras de este artículo proceden de las fuentes siguientes.
- •MaxCloudON — definición y funcionamiento de la bifurcación PCIe
- •Quarch — velocidades de señalización y ancho de banda de PCIe Gen5 y Gen6
- •DTPTips — equivalencia de ancho de banda entre Gen5 x8 y Gen4 x16
- •Evetech — asignación de líneas directas de la CPU y del chipset en AM5
- •HighPoint — contención del ancho de banda PCIe compartido
- •Logic Fruit — señalización PAM4 de PCIe 6.0 y posicionamiento en centros de datos
View the data behind this chart
| División eléctrica | Dispositivos | Requiere | |
|---|---|---|---|
| x16 (sin división) | 16 líneas, un enlace | Una sola GPU | Sin bifurcación |
| x8/x8 | Enlaces de 8+8 líneas | Dos GPU o NVMe | Soporte de CPU + BIOS |
| x4/x4/x4/x4 | Cuatro enlaces x4 | Cuatro unidades NVMe | Soporte de CPU + BIOS |