Lignes et slots PCIe expliqués : Gen5, Gen6, bifurcation

Lignes PCIe : l’autoroute limitée derrière chaque slot

Une ligne PCIe est un chemin de données bidirectionnel entre un périphérique et le CPU ou le chipset, avec des paires distinctes pour la transmission et la réception. Les périphériques demandent une largeur — x1, x4, x8 ou x16 — et les slots ou connecteurs M.2 ne sont que des regroupements électriques de ces lignes : un slot x16 correspond à 16 lignes câblées ensemble, un emplacement M.2 x4 à quatre. Le nombre de lignes qu’un CPU peut fournir est figé dans le silicium : un fabricant de cartes mères ne peut pas en ajouter en imprimant des slots supplémentaires sur le PCB.

Ce nombre fixe est la véritable contrainte derrière les devis de configuration qui échouent. Les CPU de bureau grand public offrent généralement 20–24 lignes directes, tandis que les plateformes haut de gamme pour stations de travail et HEDT (comme AMD Threadripper PRO ou la série Intel Xeon W-3500) et les processeurs de serveur monosocket fournissent généralement environ 80 à 128 lignes directes. Une fois que chaque GPU, carte réseau et disque d’une fiche de configuration a été décompté de ce budget, il ne reste souvent plus rien — et c’est précisément là que les acheteurs britanniques découvrent qu’un devis ne tient pas. Vérifiez toujours le nombre exact de lignes du modèle de CPU concerné sur la page de spécifications du fabricant lui-même, car les chiffres varient entre des puces par ailleurs similaires d’une même génération.

Bande passante par génération : Gen5 et Gen6

Chaque génération PCIe double à peu près le débit brut par ligne. PCIe Gen5 fonctionne à 32 GT/s par ligne, soit environ 4 GB/s par ligne dans chaque sens — un slot Gen5 x16 transporte donc environ 64 GB/s dans chaque sens. Gen6 double à nouveau ce débit pour atteindre 64 GT/s par ligne, soit environ 8 GB/s par ligne, ce qui place un slot Gen6 x16 complet à environ 128 GB/s dans chaque sens.

Comme chaque génération double le débit par ligne de la précédente, une connexion Gen5 x8 se révèle à peu près aussi rapide qu’une connexion Gen4 x16 — exactement la même bande passante totale, fournie par deux fois moins de lignes physiques. C’est pourquoi le nombre de lignes, pris isolément, est un mauvais indicateur du débit réel : ce qui compte, c’est le nombre de lignes multiplié par la génération.

• •PCIe Gen5 : 32 GT/s par ligne ≈ 4 GB/s par ligne ; slot x16 ≈ 64 GB/s par sens
• •PCIe Gen6 : 64 GT/s par ligne ≈ 8 GB/s par ligne ; slot x16 ≈ 128 GB/s par sens
• •En bande passante, Gen5 x8 équivaut à peu près à Gen4 x16

Lignes directes CPU ou lignes chipset : pourquoi l’emplacement compte

Toutes les lignes ne se valent pas. Les lignes câblées directement au CPU offrent une latence plus faible et ne passent pas par la liaison montante partagée du chipset. Les lignes acheminées via le chipset (PCH) sont gérées séparément et se trouvent derrière une liaison montante partagée vers le CPU : plusieurs périphériques reliés au chipset se disputent donc le même tuyau limité vers le processeur, même si chaque slot peut sembler parfaitement spécifié pris isolément.

La plateforme AM5 d’AMD illustre cette séparation : selon une source, le CPU fournit 24 lignes Gen5 exploitables pour les périphériques connectés directement, plus 4 lignes Gen4 distinctes exclusivement dédiées à la liaison avec le chipset. Lorsque plusieurs périphériques se disputent un nombre limité de lignes CPU, ou partagent cette liaison montante du chipset, les performances peuvent chuter en raison d’une simple contention de bande passante, et non d’un défaut du composant lui-même.

La règle pratique : placez le GPU et le disque NVMe principal, sensible à la latence, sur des lignes directes CPU chaque fois que la carte mère le permet. Le stockage secondaire et la plupart des cartes réseau avancées peuvent se contenter de la liaison chipset, mais seulement après vérification de la demande cumulée de tout ce qui partage cette liaison montante.

Bifurcation : diviser un slot en plusieurs

La bifurcation est la division logique d’un slot PCI Express en plusieurs liaisons indépendantes, afin que plusieurs périphériques puissent partager un même connecteur : elle répartit les lignes déjà présentes dans un slot selon les besoins des périphériques, au lieu d’ajouter de nouvelles lignes. Un slot x16 bifurqué typique peut fonctionner en mode x8/x8 ou être divisé davantage en x4/x4/x4/x4.

Elle est couramment utilisée pour plusieurs GPU, SSD NVMe ou cartes réseau partageant un même slot physique, mais elle dépend entièrement de la prise en charge par la carte mère — et, surtout, le CPU lui-même doit prendre en charge la division des lignes pour que le mode fonctionne. Un exemple précis d’adaptateur double NVMe exige une bifurcation x4/x4 sur un slot x8 simplement pour fonctionner ; sans ce réglage activé dans le BIOS, le second disque reste invisible pour le système, quelle que soit la manière dont la carte est insérée.

La prise en charge n’est pas universelle, et elle n’est pas toujours proposée même lorsque le silicium le permet techniquement. Avant d’acheter une carte porteuse NVMe ou une carte riser multi-GPU qui dépend de la bifurcation, vérifiez explicitement dans le manuel de la carte mère les modes exacts proposés sur ce slot précis — ne supposez jamais qu’un slot x16 peut être divisé simplement parce que le CPU dispose en théorie de suffisamment de lignes.

Exemples chiffrés : là où le budget de lignes s’épuise

Prenons une configuration AM5 avec 24 lignes Gen5 directes CPU exploitables. Un seul GPU Gen5 x16 en consomme 16, il en reste 8. Un disque NVMe principal en x4 relié directement au CPU en prend 4 de plus, ce qui ne laisse que 4 lignes directes CPU disponibles — à peine assez pour un second disque, et rien pour une carte réseau dédiée câblée directement au CPU. Tout le reste doit passer par la liaison chipset Gen4 distincte de 4 lignes de la plateforme, en partageant sa bande passante avec tout ce qui est relié au chipset.

C’est exactement le scénario dans lequel les devis échouent au Royaume-Uni : une spécification de châssis ou de backplane qui mentionne un GPU, deux disques NVMe, une carte réseau et une carte d’acquisition peut sembler complète sur le papier tout en supposant discrètement un budget de lignes dont la plateforme ne dispose pas. Les plateformes HEDT et de classe station de travail, avec 80 lignes ou plus disponibles directement depuis le CPU, évitent presque entièrement ce problème — c’est pourquoi les configurations nécessitant simultanément plusieurs accélérateurs GPU hautes performances ou plusieurs SSD NVMe rapides reposent généralement sur cette classe de matériel plutôt que sur des puces de bureau grand public.

Goulets d’étranglement courants et comment les éviter

La plupart des problèmes de performances liés au PCIe proviennent d’une poignée d’erreurs évitables plutôt que d’un composant réellement défectueux.

• •Supposer que chaque slot M.2 d’une carte mère fonctionne à pleine vitesse en liaison directe CPU — beaucoup sont câblés via le chipset et partagent sa bande passante montante avec d’autres ports.
• •Acheter une carte porteuse NVMe ou une carte riser multi-GPU dépendant de la bifurcation sans avoir vérifié que le BIOS propose réellement le mode x4/x4/x4/x4 ou x8/x8 requis pour ce slot précis.
• •Oublier que le CPU lui-même doit prendre en charge la division des lignes — une carte mère qui propose des options de bifurcation ne garantit pas que chaque CPU compatible avec le socket puisse les utiliser.
• •Ignorer la contention de bande passante sur le chipset partagé — empiler une carte réseau rapide, une carte d’acquisition et un second disque NVMe sur des lignes chipset peut dépasser, au total, ce que cette liaison montante partagée est capable de transporter, même lorsque la spécification du slot de chaque périphérique semble correcte.
• •Considérer une carte mère estampillée Gen6 comme une amélioration automatique des performances plutôt que comme un élément de validation de plateforme, compte tenu des exigences plus élevées de Gen6 en matière d’intégrité du signal.

Conseils d’achat au Royaume-Uni : planifier les lignes pour maîtriser les coûts

Pour les acheteurs britanniques, le problème pratique est que les devis de serveurs et de stations de travail peuvent échouer lorsque la combinaison demandée de GPU, de cartes réseau et de disques NVMe dépasse le budget réel de lignes directes CPU de la plateforme, ou exige un mode de bifurcation que la carte mère ne propose tout simplement pas. C’est particulièrement vrai dans les achats via le channel au Royaume-Uni, où un fournisseur peut proposer une combinaison de châssis, de backplane ou de riser sans montrer la cartographie des lignes : l’acheteur doit donc demander la topologie PCIe exacte et les réglages de bifurcation avant de commander, et non après.

La question commercialement pertinente n’est souvent pas le prix catalogue du GPU ou du SSD, mais le coût du passage à une autre carte mère, à un autre CPU ou à un autre fabric de commutation PCIe pour rendre la configuration demandée physiquement possible. Étudier l’allocation des lignes avant de demander un devis — à l’aide d’outils comme la planification de configuration de serveur ou de configurateurs propres aux constructeurs comme le configurateur de serveurs Dell, le configurateur de serveurs HPE ou le configurateur de serveurs Lenovo — permet de détecter ces conflits avant la commande du matériel.

PCIe Gen6 utilise la signalisation PAM4 pour pousser encore plus haut le débit par ligne, et se positionne sur les fabrics IA/ML, HPC, cloud et datacenter en raison de cette bande passante supplémentaire et de l’accent mis sur la prévisibilité au niveau système. Les équipes britanniques devraient considérer Gen6 comme un futur élément de validation de plateforme — la prise en charge par le BIOS et la qualification des cartes mères compteront davantage que le nombre brut de slots — plutôt que comme une mise à niveau automatique prête à l’emploi. Lorsque la rareté des lignes constitue elle-même la vraie limite, certains acheteurs britanniques se penchent déjà sur Compute Express Link (CXL) et sur PCIe 6 associé au pooling mémoire CXL, voies parallèles vers une bande passante partagée qui ne passent pas simplement par l’ajout de slots physiques.

Sources

Chaque chiffre de cet article provient des sources ci-dessous.

• •MaxCloudON — définition et fonctionnement de la bifurcation PCIe
• •Quarch — débits de signalisation et bande passante de PCIe Gen5 et Gen6
• •DTPTips — équivalence de bande passante entre Gen5 x8 et Gen4 x16
• •Evetech — répartition des lignes directes CPU et chipset sur AM5
• •HighPoint — contention de bande passante PCIe partagée
• •Logic Fruit — signalisation PAM4 de PCIe 6.0 et positionnement datacenter